W7500P

• 最大時鐘頻率 48MHz

• 8個socket
• 每個socket擁有最大32KBSRAM
• MII（介質無關接口）

• Flash：128KB
• SRAM：16KB到48KB（如32KB socket 緩存已用，最小可用16KB，如果socket緩存未用，最大可用48KB）
• 用于Boot程序存儲的ROM：6KB

• POR（上電復位）
• 穩(wěn)壓器：3.3V到1.5V
• 8到24MHz的外部晶體振蕩器
• 內部內部8MHz的阻容振蕩器
• 用于CPU時鐘的鎖相環(huán)

• 12bit，8ch，1Msps

DMA

• 6路DMA 控制器
• 外設: UARTs, SPIs

GPIO

• 53 I/Os (16 IO x 3ea, 5 IO x 1ea)

調試方式

• 串行調試 (SWD)

定時器/PWM

• 看門狗*1 (32位減法計數(shù)器)
• 計時器*4 (32位或16位減法計數(shù)器)
• PWM*8 (帶有6位可編程預分頻器的32計數(shù)器/定時器)

通訊接口

• 3 UART (2個帶有FIFO及流控的 UART, 1 個單UART)
• 2 SPI
• 2 I2C (主/從, Fast-mode (400 kbps))http://www.iwiznet.cn/uploadfile/2015/1103/20151103044818940.pdf

加密

• 1 RNG (隨機數(shù)生成器): 32位隨機碼

封裝 : 64 TQFP (7×7 mm)